

طراحی یک ضرب کننده ی 32 بیتی سرعت بالا و توان مصرفی پایین مبتنی بر الگوریتم بوث با ساختار هیبریدی درخت والاس در فناوری 18/0 میکرومتر CMOS

علی راهنمایی*, غلامرضا زارع فتین, 209,

1397-07-28

چکیده به دلیل تأثیر مستقیم بر تأخیر مسیر بحرانی، ضرب کننده موازی بعنوان بخش مهمی از میکرو پروسور و پردازنده‌های سیگنال دیجیتال مطرح بوده و یکی از بلوک‌های اساسی در تعیین کارایی کل چپ می‌باشد. از طرفی، با پیشرفتهای موجود آمده در عرضه های مختلف علمی و تکنولوژی و با هدف بررسی فرآیندهای پیچیده که نیاز به شبیه‌سازی‌های سنگین و زمانبر دارد، اهمیت انجام سریع عمل ضرب کامپیوتری بیش از پیش نمایان می‌گردد. در کنار افزایش سرعت، فاکتور مهم دیگری که امروزه در طراحی مدارهای دیجیتال بسیار مهم می‌باشد، تمرکز بر کاهش توان مصرفی است. از آنجا که افزایش سرعت و کاهش توان در طراحی مدارات یک سیستم دیجیتال با یکدیگر به شدت در تضاد هستند، لذا در اکثر کارهای قبلی ارائه شده، تنها بهبود یکی از این دو پارامتر به عنوان هدف نهایی در طراحی دنبال شده است. در این رساله، اساس کار بر بهینه سازی الگوریتم ضرب بنا نهاده شده تا با بهبود الگوریتم ضرب بوث، ساختار بهینه‌ای برای پیاده‌سازی ضرب کننده موازی ارائه گردد. برای رسیدن به این هدف، طراحی یک ضرب کننده 32 بیتی با استفاده از الگوریتم بوث تغییر یافته مورد بحث قرار گرفته و برای کاهش تعداد ردیف‌های حاصلضرب‌های جزئی با استفاده از ساختار درختی، سعی در طراحی مدار جدیدی برای کامپرسورهای 4 به 2 شده است. فناوری مورد استفاده در این پژوهش -پروسه 18/0 میکرومتر CMOS همراه با ولتاژ تغذیه 8/1 ولت بوده است. برای بهبود ساختارهای انکدر دیکدر بوث و کامپرسور 4 به 2، طراحی مداری در سطح ترانزیستور انجام شده است تا با کاهش تعداد ترانزیستورها و ارائه چینش جدیدی برای آنها، علاوه بر کاهش مصرف توان و سطح اشغالی بر روی تراشه، سرعت عملیات ضرب نیز بهبود یابد. نتایج بدست آمده از شبیه سازی ها نشان دهنده عملکرد صحیح ساختار ارائه شده و تأیید کننده فرضیات در نظر گرفته شده در طراحی سیستمی و مداری ساختار ضرب کننده می‌باشند. بر اساس نتایج حاصله، سیستم دارای عملکرد صحیح در فرکانس کاری 2 گیگاهرتز بوده و تأخیر مدار ضرب کننده 32 بیتی ارائه شده برابر 39/4 نانو ثانیه می‌باشد. تعداد ترانزیستورها استفاده شده و سطح اشغالی روی تراشه ضرب کننده ارائه شده نیز به ترتیب برابر 29859 و 0.825 میلی‌متر مربع می‌باشند. همچنین، شایان ذکر است که تعداد ترانزیستور مصرفی و تأخیر مدار انکدر - دیکدر بوث طراحی شده به ترتیب برابر 46 و 176 پیکو ثانیه بوده و برای کامپرسور 4 به 2 ارائه شده نیز به ترتیب برابر 58 ترانزیستور و 260 پیکو ثانیه می‌باشند.

کلمات کلیدی : ضرب کننده موازی بوث، ساختار بوث انکدر-دیکدر، ساختار درختی کامپرسور 4 به 2،
تأخیر پایین

[Islamic Azad University, Rasht Branch - Thesis Database](#)
[دانشگاه آزاد اسلامی، واحد رشت - سامانه بانک اطلاعات پایان نامه ها](#)